000			04124cam a2200277 i 4500
003			OSt
008			250829b2011 mx a|||| |||| 00| 0 spa d
020			_a9786077071747
040			_aITTLAHUAC _bspa _cITTLAHUAC _dITTLAHUAC02048 _erda
041			_aspa
050	0	0	_aTK 7885.7 _bP37 _c2011
100	1		_aFERNANDO PARDO CARPIO _eAutor
245	0	0	_aVHDL / _bLenguaje para Síntesis y Modelado de Circuitos
250			_a3a. Edición
260			_aMéxico _bAlfaomega _c2011
300			_a310 páginas _bIlustración _c24cm X 17 cm
505			_a1. Metodología de diseño Enfoques de diseño top-down y bottom-up Importancia de la modularidad y reutilización Flujo de trabajo en el diseño digital 2. Descripción del diseño Representación abstracta de sistemas digitales Modelado funcional y estructural Documentación y especificaciones 3. Introducción al lenguaje VHDL Historia y evolución de VHDL Características principales del lenguaje Herramientas y entornos de desarrollo catalogo.ucaldas.edu.co 4. Elementos sintácticos del VHDL Tipos de datos y operadores Sentencias secuenciales y concurrentes Estructuras de control y asignaciones es.wikipedia.org 5. Descripción de flujo de datos Modelado de procesos concurrentes Uso de señales y variables Estilo de descripción orientado a datos 6. Descripción comportamental algorítmica Definición de comportamientos funcionales Uso de procesos y secuencias Abstracción de detalles de implementación 7. Descripción estructural Jerarquización de componentes Instanciación de entidades y arquitecturas Conexión de señales y puertos 8. Poniendo orden: subprogramas, paquetes y bibliotecas Creación y uso de funciones y procedimientos Definición de paquetes y bibliotecas Organización modular del código es.wikipedia.org 9. Conceptos avanzados en VHDL Generics y configuraciones Tipos definidos por el usuario Acceso a memoria y señales compartidas 10. Evolución del VHDL Estándares y versiones del lenguaje Nuevas características y mejoras Compatibilidad y portabilidad 11. VHDL para simulación Creación de bancos de prueba (testbenches) Estímulos y observación de señales Análisis de resultados y depuración es.wikipedia.org 12. VHDL para síntesis Transformación de código VHDL a hardware Restricciones y directivas de síntesis Optimización de recursos y rendimiento id.scribd.com +1 catalogo.ucaldas.edu.co +1 13. Utilización del lenguaje VHDL Integración con herramientas CAD y FPGA Flujo de diseño completo: desde la especificación hasta la implementación Buenas prácticas y consideraciones finales
520			_aEl objetivo de este libro no es únicamente el de presentar el lenguaje y su sintaxis, sino también el de introducir la metodología de trabajo inherente al lenguaje, ya que se trata del flujo de diseño actual de circuitos digitales. Además, se centra en las dos grandes áreas de aplicación del VHDL: la simulación y la síntesis automática de circuitos. La estructura y contenido de esta obra están basados en varios años de experiencia en la enseñanza del VHDL y diseño digital, por lo que el principal objetivo perseguido por los autores es su carácter didáctico y pedagógico, sin olvidar que también va dirigido a los ingenieros que actualmente empiezan a incorporar estas técnicas de diseño a su entorno laboral. En esta tercera edición se han añadido nuevos elementos del lenguaje y ejemplos para dar cobertura a los importantes cambios y mejoras introducidos en el estándar de VHDL 2008. También se han incorporado los últimos avances en dispositivos de lógica programable, pues sigue siendo un área de fuerte evolución y cambio.
526			_aIngeniería en Tecnologías de la Información y Comunicación
526			_aIngeniería Mecatrónica
526			_aIngeniería Electrónica
650		0	_aRedes _92974
700			_aJosé A. Boluda _92976
942			_cLIB _2lcc _e3a Edición
945			_a1 _badmin _c1264 _dAdolfo Aguilar Romero
999			_c4151 _d4151